LuYF-Lemon-love の Blog
  文章分类
计算机基础 33 博客 4 实用技巧 10 C/C++和Python混合编程 6 硬件 1 C++ 14 杂项 19 Paper 43 PyTorch 10 Python 78 大语言模型 111 刷题 2 动态壁纸 4 Verilog 7 干饭 9 Linux 12 人工智能 3 基础软件 3 数学 2 datasets 1 yaml 1 models 1 Blog 8
00382 利用 Cocotb + cocotbext-axi 验证 AXI DMA 的完整教程 00382 利用 Cocotb + cocotbext-axi 验证 AXI DMA 的完整教程
本教程从零开始，面向初学者，带你理解 DMA、AXI 总线、数字验证 的基本概念，并一步步搭建基于 Cocotb、cocotbext-axi VIP 和 Verilator 的仿真环境，实现一个简易的 AXI-Lite DMA IP，编写完
2026-04-25 Verilog
Verilog
00381 芯片验证新姿势：Cocotb 从入门到精通全记录（含行覆盖率全流程） 00381 芯片验证新姿势：Cocotb 从入门到精通全记录（含行覆盖率全流程）
0. 前言传统的 Verilog Testbench 编写繁琐，而 Cocotb (Coroutine based cosimulation library) 允许我们使用 Python 进行协程驱动的仿真验证。本文将记录从零搭建环境、基础
2026-04-25 Verilog
Verilog
00353 iverilog 仿真示例 00353 iverilog 仿真示例
前言本文介绍了 iverilog 仿真示例。 操作系统：Windows 11 家庭中文版 iverilog如何跑tb使用 Icarus Verilog (iverilog) 跑 testbench (tb) 的基本步骤如下： 1. 准备 V
2025-08-03 Verilog
Verilog
00328 Verilog 组合逻辑和时序逻辑 00328 Verilog 组合逻辑和时序逻辑
前言本文介绍了 Verilog 组合逻辑和时序逻辑。 操作系统：Windows 11 家庭中文版 信号时钟信号（Clock Signal）时钟信号的名称 在Verilog设计中，时钟信号一般用作电路的时序驱动，用于触发寄存器、状态机等时序逻
2025-04-27 Verilog
Verilog
00312 verilog的文件后缀 00312 verilog的文件后缀
前言Verilog的文件后缀。 操作系统：Windows 11 家庭中文版 参考文档介绍Verilog是一种硬件描述语言，用于电子系统的硬件行为描述、结构描述、设计实现和验证。Verilog代码文件的常见文件后缀有： .v：用于Veril
2025-03-12 Verilog
Verilog
00276 istyle-verilog-formatter 格式化 verilog 代码 00276 istyle-verilog-formatter 格式化 verilog 代码
前言Verilog源代码的快速免费自动格式化。 操作系统：Windows 11 家庭中文版 参考文档 thomasrussellmurphy/istyle-verilog-formatter SystemVerilog Forma
2025-01-24 Verilog
Verilog
00158 Verilog In One Day 学习笔记 00158 Verilog In One Day 学习笔记
前言本文介绍了Verilog。 操作系统：Windows 11 家庭中文版 参考文档 Verilog In One Day 介绍每个新学习者的梦想都是在一天内理解Verilog，至少足够使用它。接下来的几页是我试图让这个梦想成为现实的尝试
2024-08-04 Verilog
Verilog